Paketleme teknolojisi yarı iletken endüstrisindeki en önemli süreçlerden biridir. Paketin şekline göre soket paketi, yüzeye montaj paketi, BGA paketi, çip boyutu paketi (CSP), tek çip modülü paketi (SCM, baskılı devre kartı (PCB) üzerindeki kablolar arasındaki boşluk) olarak ayrılabilir. ve entegre devre (IC) kartı ped eşleşmeleri), çoklu çip modül paketi (heterojen çipleri entegre edebilen MCM), levha seviye paketi (WLP, çıkışlı levha seviye paketi (FOWLP) dahil), mikro yüzeye montaj bileşenleri (microSMD) ), vesaire.), üç boyutlu paket (mikro çarpma ara bağlantı paketi, TSV ara bağlantı paketi vb.), sistem paketi (SIP), çip sistemi (SOC).
3D paketleme biçimleri temel olarak üç kategoriye ayrılır: gömülü tip (cihazı çok katmanlı kablolamaya gömme veya alt tabakaya gömme), aktif alt tabaka türü (silikon levha entegrasyonu: ilk önce bileşenleri ve levha alt tabakayı aktif bir alt tabaka oluşturmak için entegre edin) daha sonra çok katmanlı ara bağlantı hatları düzenleyin ve diğer çipleri veya bileşenleri üst katmana monte edin) ve istiflenmiş tipte (silikon levhalarla istiflenmiş silikon levhalar, silikon levhalarla istiflenmiş çipler ve çiplerle istiflenmiş çipler).
3D ara bağlantı yöntemleri arasında tel bağlama (WB), flip chip (FC), silikon aracılığıyla (TSV), film iletkeni vb. yer alır.
TSV, çipler arasında dikey ara bağlantıyı gerçekleştirir. Dikey ara bağlantı hattı en kısa mesafeye ve daha yüksek mukavemete sahip olduğundan minyatürleştirme, yüksek yoğunluk, yüksek performans ve çok işlevli heterojen yapı paketlemesinin gerçekleştirilmesi daha kolaydır. Aynı zamanda farklı malzemelerden oluşan çipleri de birbirine bağlayabiliyor;
şu anda TSV sürecini kullanan iki tür mikroelektronik üretim teknolojisi vardır: üç boyutlu devre paketleme (3D IC entegrasyonu) ve üç boyutlu silikon paketleme (3D Si entegrasyonu).
İki form arasındaki fark şudur:
(1) 3D devre paketleme, çip elektrotlarının tümsekler halinde hazırlanmasını gerektirir ve tümsekler birbirine bağlanır (bağlama, füzyon, kaynak vb. yoluyla bağlanır), 3D silikon paketleme ise yongalar arasında doğrudan bir ara bağlantıdır (oksitler ve Cu arasındaki bağlanma) -Cu bağı).
(2) 3D devre entegrasyon teknolojisi, levhalar arasında bağlanma (3D devre paketleme, 3D silikon paketleme) ile elde edilebilirken, çipten çipe bağlama ve çipten levhaya bağlama yalnızca 3D devre paketlemeyle elde edilebilir.
(3) 3D devre paketleme işlemiyle entegre edilen çipler arasında boşluklar vardır ve sistemin mekanik ve elektriksel özelliklerinin stabilitesini sağlamak için sistemin termal iletkenliğini ve termal genleşme katsayısını ayarlamak için dielektrik malzemelerin doldurulması gerekir; 3D silikon paketleme işlemiyle entegre edilen çipler arasında boşluk yoktur, çipin güç tüketimi, hacmi ve ağırlığı küçüktür ve elektrik performansı mükemmeldir.
TSV işlemi, alt tabaka boyunca dikey bir sinyal yolu oluşturabilir ve RDL'yi alt tabakanın üstüne ve altına bağlayarak üç boyutlu bir iletken yol oluşturabilir. Bu nedenle TSV süreci, üç boyutlu pasif cihaz yapısının oluşturulmasında önemli temel taşlardan biridir.
Hattın ön ucu (FEOL) ve hattın arka ucu (BEOL) arasındaki sıraya göre, TSV prosesi üç ana üretim prosesine ayrılabilir: birincisi (ViaFirst), ortası (Via Middle) ve şekilde gösterildiği gibi son (Via Last) işlemi ile.
1. Aşındırma işlemi ile
Via aşındırma işlemi TSV yapısının imalatının anahtarıdır. Uygun bir aşındırma işleminin seçilmesi, TSV'nin mekanik mukavemetini ve elektriksel özelliklerini etkili bir şekilde geliştirebilir ve ayrıca TSV üç boyutlu cihazlarının genel güvenilirliğiyle de ilişkilendirilebilir.
Şu anda, aşındırma işlemleri yoluyla dört ana ana akım TSV vardır: Derin Reaktif İyon Aşındırma (DRIE), ıslak aşındırma, foto yardımlı elektrokimyasal aşındırma (PAECE) ve lazer delme.
(1) Derin Reaktif İyon Aşındırma (DRIE)
DRIE işlemi olarak da bilinen derin reaktif iyon aşındırma, çoğunlukla yüksek en boy oranına sahip yapılar aracılığıyla TSV'yi gerçekleştirmek için kullanılan en yaygın kullanılan TSV aşındırma işlemidir. Geleneksel plazma aşındırma işlemleri genellikle yalnızca birkaç mikronluk aşındırma derinliğine ulaşabilir, düşük aşındırma hızı ve aşındırma maskesi seçiciliği yoktur. Bosch, bu temelde ilgili süreç iyileştirmeleri yaptı. Yan duvarlar için pasifleştirme koruması olarak aşındırma işlemi sırasında SF6'yı reaktif bir gaz olarak kullanan ve C4F8 gazını serbest bırakan geliştirilmiş DRIE işlemi, yüksek en boy oranlı yolların aşındırılması için uygundur. Bu nedenle mucidinden dolayı Bosch süreci olarak da anılmaktadır.
Aşağıdaki şekil, DRIE işleminin aşındırılmasıyla oluşturulan yüksek en boy oranına sahip bir fotoğraftır.
DRIE prosesi iyi kontrol edilebilirliği nedeniyle TSV prosesinde yaygın olarak kullanılsa da dezavantajı yan duvar düzlüğünün zayıf olması ve tarak şeklinde kırışıklık kusurlarının oluşmasıdır. Bu kusur, yüksek en boy oranlı yolların aşındırılması sırasında daha belirgindir.
(2) Islak aşındırma
Islak aşındırma, delikleri aşındırmak için maske ve kimyasal aşındırma kombinasyonunu kullanır. En yaygın olarak kullanılan aşındırma çözümü, silikon alt tabaka üzerinde maske tarafından korunmayan konumları aşındırabilen ve böylece istenen açık delik yapısını oluşturan KOH'dur. Islak aşındırma, geliştirilen en eski delik içi aşındırma işlemidir. Proses adımları ve gerekli ekipmanlar nispeten basit olduğundan düşük maliyetle TSV'nin seri üretimine uygundur. Bununla birlikte, kimyasal aşındırma mekanizması, bu yöntemle oluşturulan açık deliğin silikon tabakanın kristal oryantasyonundan etkileneceğini, kazınmış açık deliği dikey olmayan hale getireceğini, ancak geniş üst ve dar taban olgusunu açıkça göstereceğini belirler. Bu kusur, TSV imalatında ıslak dağlamanın uygulanmasını sınırlar.
(3) Foto destekli elektrokimyasal gravür (PAECE)
Foto yardımlı elektrokimyasal gravürün (PAECE) temel prensibi, elektron-delik çiftlerinin oluşumunu hızlandırmak için ultraviyole ışık kullanmak, böylece elektrokimyasal gravür sürecini hızlandırmaktır. Yaygın olarak kullanılan DRIE işlemiyle karşılaştırıldığında, PAECE işlemi, 100:1'den büyük ultra geniş en-boy oranlı delikli yapıların aşındırılması için daha uygundur, ancak dezavantajı, aşındırma derinliğinin kontrol edilebilirliğinin DRIE'den daha zayıf olmasıdır ve teknolojisi, daha fazla araştırma ve süreç iyileştirme gerektirir.
(4) Lazer delme
Yukarıdaki üç yöntemden farklıdır. Lazer delme yöntemi tamamen fiziksel bir yöntemdir. TSV'nin delikli yapısını fiziksel olarak gerçekleştirmek için esas olarak belirtilen alandaki alt tabaka malzemesini eritmek ve buharlaştırmak için yüksek enerjili lazer ışınımı kullanır.
Lazer delmeyle oluşturulan geçiş deliği yüksek bir en-boy oranına sahiptir ve yan duvar temel olarak dikeydir. Bununla birlikte, lazerle delme aslında açık deliği oluşturmak için yerel ısıtmayı kullandığından, TSV'nin delik duvarı termal hasardan olumsuz etkilenecek ve güvenilirliği azaltacaktır.
2. Astar katmanı biriktirme işlemi
TSV üretimine yönelik bir diğer önemli teknoloji ise astar katmanı biriktirme işlemidir.
Astar tabakası biriktirme işlemi, açık deliğin aşındırılmasından sonra gerçekleştirilir. Çöken astar tabakası genellikle Si02 gibi bir oksittir. Astar katmanı, TSV'nin iç iletkeni ile alt tabaka arasında bulunur ve esas olarak DC akım sızıntısını izole etme rolünü oynar. Bir sonraki proseste iletken dolumu için oksit biriktirmenin yanı sıra bariyer ve tohum katmanları da gereklidir.
Üretilen astar katmanı aşağıdaki iki temel gereksinimi karşılamalıdır:
(1) yalıtım katmanının arıza voltajı TSV'nin gerçek çalışma gereksinimlerini karşılamalıdır;
(2) biriktirilen katmanlar oldukça tutarlıdır ve birbirlerine iyi bir yapışma özelliğine sahiptir.
Aşağıdaki şekil, plazma destekli kimyasal buhar biriktirme (PECVD) ile biriktirilen astar katmanının bir fotoğrafını göstermektedir.
Biriktirme işleminin farklı TSV üretim süreçlerine göre ayarlanması gerekir. Önden delik işlemi için, oksit tabakasının kalitesini artırmak amacıyla yüksek sıcaklıkta bir biriktirme işlemi kullanılabilir.
Tipik yüksek sıcaklıkta biriktirme, son derece tutarlı, yüksek kaliteli bir SiO2 yalıtım katmanı oluşturmak için termal oksidasyon işlemiyle birleştirilmiş tetraetil ortosilikat (TEOS) bazlı olabilir. Orta delik ve arka delik prosesi için, biriktirme sırasında BEOL işlemi tamamlanmış olduğundan, BEOL malzemeleriyle uyumluluğun sağlanması için düşük sıcaklıkta bir yöntem gereklidir.
Bu koşul altında, bir yalıtım katmanı olarak SiO2 veya SiNx'in biriktirilmesi için PECVD'nin kullanılması da dahil olmak üzere biriktirme sıcaklığı 450° ile sınırlandırılmalıdır.
Diğer bir yaygın yöntem, daha yoğun bir yalıtım katmanı elde etmek amacıyla Al2O3'ü biriktirmek için atomik katman biriktirmeyi (ALD) kullanmaktır.
3. Metal doldurma işlemi
TSV dolum işlemi, TSV'nin kalitesini belirleyen bir diğer önemli teknoloji olan liner biriktirme işleminden hemen sonra gerçekleştirilir.
Doldurulabilecek malzemeler arasında, kullanılan işleme bağlı olarak katkılı polisilikon, tungsten, karbon nanotüpler vb. yer alır, ancak en yaygın olanı hala elektrolizle kaplanmış bakırdır çünkü işlemi olgunlaşmıştır ve elektriksel ve termal iletkenliği nispeten yüksektir.
Açık delikte elektrokaplama oranının dağılım farkına göre, şekilde gösterildiği gibi esas olarak alt uyumlu, uyumlu, süper uyumlu ve aşağıdan yukarıya elektrokaplama yöntemlerine ayrılabilir.
Alt uyumlu elektrokaplama esas olarak TSV araştırmasının erken aşamasında kullanıldı. Şekil (a)'da gösterildiği gibi, elektroliz tarafından sağlanan Cu iyonları üst kısımda yoğunlaşırken alt kısım yetersiz şekilde desteklenmektedir, bu da açık deliğin üst kısmındaki elektrokaplama oranının üst kısımdakinden daha yüksek olmasına neden olmaktadır. Bu nedenle deliğin üstü tamamen dolmadan önceden kapatılacak ve içeride büyük bir boşluk oluşacaktır.
Uyumlu elektrokaplama yönteminin şematik diyagramı ve fotoğrafı Şekil (b)'de gösterilmektedir. Cu iyonlarının tekdüze takviyesinin sağlanmasıyla, açık deliğin her konumundaki elektrokaplama oranı temelde aynıdır, bu nedenle içeride yalnızca bir dikiş kalacaktır ve boşluk hacmi, alt uyumlu elektrokaplama yöntemininkinden çok daha küçüktür, bu nedenle yaygın olarak kullanılmaktadır.
Boşluksuz bir doldurma etkisine daha fazla ulaşmak için, uyumlu elektrokaplama yöntemini optimize etmek üzere süper uyumlu elektrokaplama yöntemi önerildi. Şekil (c)'de gösterildiği gibi, Cu iyonlarının tedariği kontrol edilerek alt kısımdaki dolum oranı diğer konumlardakinden biraz daha yüksektir, böylece kalan dikişi tamamen ortadan kaldırmak için dolum oranının aşağıdan yukarıya doğru adım eğimi optimize edilir. Tamamen boşluksuz metal bakır dolgusu elde etmek için uygun elektrokaplama yöntemiyle.
Aşağıdan yukarıya elektrokaplama yöntemi, süper-konformal yöntemin özel bir durumu olarak düşünülebilir. Bu durumda, alt kısım dışındaki galvanik kaplama oranı sıfıra bastırılır ve sadece galvanik kaplama aşağıdan yukarıya doğru kademeli olarak gerçekleştirilir. Uyumlu elektrokaplama yönteminin boşluksuz avantajına ek olarak, bu yöntem aynı zamanda genel elektrokaplama süresini de etkili bir şekilde azaltabilir, bu nedenle son yıllarda geniş çapta araştırılmıştır.
4. RDL proses teknolojisi
RDL süreci, üç boyutlu paketleme sürecinde vazgeçilmez bir temel teknolojidir. Bu işlem sayesinde, portun yeniden dağıtımı veya paketler arasındaki ara bağlantı amacına ulaşmak için alt tabakanın her iki tarafında metal ara bağlantılar üretilebilir. Bu nedenle, RDL işlemi fan-in-fan-out veya 2,5D/3D paketleme sistemlerinde yaygın olarak kullanılmaktadır.
Üç boyutlu cihazların oluşturulması sürecinde, RDL işlemi genellikle çeşitli üç boyutlu cihaz yapılarını gerçekleştirmek üzere TSV'yi birbirine bağlamak için kullanılır.
Şu anda iki ana ana RDL süreci vardır. Birincisi ışığa duyarlı polimerlere dayalıdır ve bakır elektrokaplama ve aşındırma işlemleriyle birleştirilmiştir; diğeri ise Cu Damascus prosesi ile PECVD ve kimyasal mekanik parlatma (CMP) prosesi kullanılarak gerçekleştirilir.
Aşağıda sırasıyla bu iki RDL'nin ana süreç yolları tanıtılacaktır.
Işığa duyarlı polimere dayanan RDL işlemi yukarıdaki şekilde gösterilmektedir.
İlk olarak levhanın yüzeyine döndürülerek bir PI veya BCB tutkal tabakası kaplanır ve ısıtılıp sertleştirildikten sonra fotolitografi işlemi kullanılarak istenilen pozisyonda delikler açılır ve ardından aşındırma gerçekleştirilir. Daha sonra, fotorezist çıkarıldıktan sonra Ti ve Cu, sırasıyla bir bariyer katmanı ve bir tohum katmanı olarak fiziksel bir buhar biriktirme işlemi (PVD) yoluyla levha üzerine püskürtülür. Daha sonra, fotolitografi ve elektrokaplama Cu işlemlerinin birleştirilmesiyle açıkta kalan Ti/Cu katmanı üzerinde ilk RDL katmanı üretilir ve ardından foto direnç çıkarılır ve fazla Ti ve Cu dağlanır. Çok katmanlı bir RDL yapısı oluşturmak için yukarıdaki adımları tekrarlayın. Bu yöntem şu anda endüstride daha yaygın olarak kullanılmaktadır.
RDL üretimine yönelik başka bir yöntem esas olarak PECVD ve CMP süreçlerini birleştiren Cu Damascus sürecine dayanmaktadır.
Bu yöntem ile ışığa duyarlı polimere dayalı RDL işlemi arasındaki fark, her katmanın imalatının ilk adımında, yalıtım katmanı olarak SiO2 veya Si3N4'ü biriktirmek için PECVD'nin kullanılması ve ardından fotolitografi ile yalıtım katmanı üzerinde bir pencere oluşturulması ve reaktif iyon aşındırma ve Ti/Cu bariyer/tohum katmanı ve iletken bakır sırasıyla püskürtülür ve ardından iletken katman, CMP işlemiyle, yani bir katmanla gerekli kalınlığa kadar inceltilir. RDL veya açık delik katmanı oluşturulur.
Aşağıdaki şekil, Cu Damascus sürecine dayalı olarak inşa edilen çok katmanlı bir RDL'nin kesitinin şematik diyagramı ve fotoğrafıdır. TSV'nin ilk önce açık delik katmanı V01'e bağlandığı ve daha sonra RDL1, açık delik katmanı V12 ve RDL2 sırasına göre aşağıdan yukarıya doğru istiflendiği gözlemlenebilir.
Her bir RDL katmanı veya açık delik katmanı yukarıdaki yönteme göre sırayla üretilir.RDL prosesi CMP prosesinin kullanılmasını gerektirdiğinden üretim maliyeti ışığa duyarlı polimer bazlı RDL prosesine göre daha yüksektir, dolayısıyla uygulaması nispeten düşüktür.
5. IPD proses teknolojisi
Üç boyutlu cihazların üretimi için, MMIC üzerinde çip üzerinde doğrudan entegrasyona ek olarak, IPD süreci daha esnek bir teknik yol daha sağlar.
IPD işlemi olarak da bilinen entegre pasif cihazlar, çip üstü indüktörler, kapasitörler, dirençler, balun dönüştürücüler vb. dahil olmak üzere herhangi bir pasif cihaz kombinasyonunu ayrı bir alt tabaka üzerinde entegre ederek bir transfer panosu biçiminde bir pasif cihaz kütüphanesi oluşturur. tasarım gereksinimlerine göre esnek bir şekilde çağrılabilir.
IPD sürecinde pasif cihazlar üretildiğinden ve doğrudan transfer panosuna entegre edildiğinden, proses akışı IC'lerin çip üzerinde entegrasyonundan daha basit ve daha ucuzdur ve pasif bir cihaz kütüphanesi olarak önceden toplu olarak üretilebilir.
TSV üç boyutlu pasif cihaz üretimi için IPD, TSV ve RDL dahil olmak üzere üç boyutlu paketleme işlemlerinin maliyet yükünü etkili bir şekilde dengeleyebilir.
Maliyet avantajlarının yanı sıra IPD'nin bir diğer avantajı da yüksek esnekliğidir. IPD'nin esnekliklerinden biri, aşağıdaki şekilde gösterildiği gibi çeşitli entegrasyon yöntemlerine yansımaktadır. Şekil (a)'da gösterildiği gibi flip-chip işlemi veya Şekil (b)'de gösterildiği gibi bağlama işlemi yoluyla IPD'yi paket alt tabakasına doğrudan entegre etmeye yönelik iki temel yönteme ek olarak, bir katman üzerine başka bir IPD katmanı entegre edilebilir Daha geniş bir yelpazede pasif cihaz kombinasyonları elde etmek için Şekiller (c)-(e)'de gösterildiği gibi IPD'nin kullanılması.
Aynı zamanda, Şekil (f)'de gösterildiği gibi IPD, doğrudan yüksek yoğunluklu bir paketleme sistemi oluşturmak için entegre çipi doğrudan üzerine gömmek için bir adaptör kartı olarak da kullanılabilir.
Üç boyutlu pasif cihazlar oluşturmak için IPD kullanıldığında TSV işlemi ve RDL işlemi de kullanılabilir. İşlem akışı temel olarak yukarıda bahsedilen çip üzerinde entegrasyon işleme yöntemiyle aynıdır ve tekrarlanmayacaktır; fark, entegrasyon nesnesinin çipten adaptör kartına değişmesi nedeniyle, üç boyutlu paketleme işleminin aktif alan ve ara bağlantı katmanı üzerindeki etkisinin dikkate alınmasına gerek olmamasıdır. Bu ayrıca IPD'nin başka bir önemli esnekliğine yol açar: çeşitli alt tabaka malzemeleri, pasif cihazların tasarım gereksinimlerine göre esnek bir şekilde seçilebilir.
IPD için mevcut olan alt katman malzemeleri yalnızca Si ve GaN gibi yaygın yarı iletken alt katman malzemeleri değil aynı zamanda Al2O3 seramikleri, düşük sıcaklık/yüksek sıcaklıkta birlikte pişirilen seramikler, cam alt katmanlar vb.'dir. Bu özellik pasifin tasarım esnekliğini etkili bir şekilde genişletir. IPD tarafından entegre edilen cihazlar.
Örneğin, IPD ile entegre edilen üç boyutlu pasif indüktör yapısı, indüktörün performansını etkili bir şekilde artırmak için bir cam alt tabaka kullanabilir. TSV konseptinin aksine, cam alt tabaka üzerinde açılan deliklere aynı zamanda camdan geçişler (TGV) de denir. IPD ve TGV işlemlerine göre üretilen üç boyutlu indüktörün fotoğrafı aşağıdaki şekilde gösterilmektedir. Cam alt tabakanın direnci Si gibi geleneksel yarı iletken malzemelerden çok daha yüksek olduğundan, TGV üç boyutlu indüktör daha iyi yalıtım özelliklerine sahiptir ve yüksek frekanslarda alt tabaka parazit etkisinin neden olduğu ekleme kaybı, üç boyutlu indüktörünkinden çok daha küçüktür. geleneksel TSV üç boyutlu indüktör.
Öte yandan, metal-yalıtkan-metal (MIM) kapasitörler de ince film biriktirme işlemi yoluyla cam alt tabaka IPD üzerinde üretilebilir ve üç boyutlu bir pasif filtre yapısı oluşturacak şekilde TGV üç boyutlu indüktör ile birbirine bağlanabilir. Bu nedenle IPD süreci, yeni üç boyutlu pasif cihazların geliştirilmesi için geniş uygulama potansiyeline sahiptir.
Gönderim zamanı: Kasım-12-2024